2026 年 6 月 11 日，上海 —— 在摩尔定律逼近物理与经济双重极限的关键节点，华为于 5 月 25 日国际电路与系统研讨会（ISCAS）正式提出的韬（τ）定律，正快速重塑全球半导体产业演进逻辑。这一以 “时间缩微” 替代 “几何缩微” 的全新指导原则，通过逻辑折叠、3D 堆叠等多层级协同创新，为后摩尔时代产业发展指明新方向，推动全球半导体从 “制程比拼” 转向 “系统效能竞争”。
摩尔定律遇瓶颈 产业亟需新范式
过去六十余年，摩尔定律以 “晶体管尺寸缩小、集成度提升” 为核心，驱动半导体产业持续迭代。但当制程迈入 5 纳米、3 纳米乃至 2 纳米节点，单纯几何缩微的弊端日益凸显：量子隧穿效应导致漏电加剧，功耗与散热难题无解；先进制程建厂成本超 200 亿美元，仅少数企业可承担；高端 EUV 光刻机垄断，产业发展受限。
与此同时，AI、自动驾驶、高性能计算等领域对算力需求呈指数级增长，传统路径已难以匹配产业发展节奏。业界普遍共识：半导体产业必须跳出 “空间缩微” 单一赛道，寻找可持续的性能提升路径。
韬定律核心：从 “空间压缩” 到 “时间优化”
韬定律的核心变革，是将产业演进核心从 “几何缩微” 转向时间缩微，以电路时间常数 τ（信号传播时延）为核心优化指标，通过系统性降低 τ 值，实现芯片性能、能效比的持续跃升。
与摩尔定律聚焦 “把晶体管做更小” 不同，韬定律聚焦 “让信号跑得更快”，构建器件、电路、芯片、系统四层协同优化体系：
- 器件层：优化晶体管与互连电阻、寄生电容，压缩器件级时延；
- 电路层：创新逻辑折叠技术，重构电路布局，缩短信号关键路径；
- 芯片层：采用 3D 堆叠、先进封装，减少互连长度，提升带宽；
- 系统层：推动软硬件协同、存算一体设计，降低数据搬运损耗。
华为半导体业务部总裁何庭波表示：“韬定律以时间本身而非晶体管面积作为衡量进步的首要指标，未来 10 年，电子系统演进应由时间缩微引导，而非几何缩微。”
产业影响：重构产业链格局 开辟增长新空间
韬定律的落地，将从技术路线、产业链结构、竞争逻辑三大维度深刻影响半导体产业：
1. 技术路线转向：成熟制程焕发新活力
产业创新重心将从先进制程研发，转向时序优化、3D 堆叠、先进封装、系统级设计等领域。成熟制程（28 纳米、14 纳米）通过逻辑折叠、架构创新，可实现等效先进制程性能，大幅降低对 EUV 光刻机的依赖，为缺乏高端光刻技术的企业提供换道超车机会。
华为数据显示，过去六年基于韬定律理念已量产 381 款芯片，覆盖通信、AI、汽车等领域；2026 年秋季发布的麒麟芯片将首次完整采用逻辑折叠技术，实现性能跨越式提升。
2. 产业链重构：上下游迎来新机遇
- 设计环节：IP 核、EDA 工具向时序优化、3D 设计方向迭代，软硬件协同设计能力成核心竞争力；
- 制造环节：成熟制程产能价值提升，先进封装（TSV、SoIC）成为投资热点；
- 设备与材料：光刻设备需求放缓，沉积、刻蚀、键合设备及封装材料需求增长。
券商分析指出，韬定律将催生逻辑折叠 IP、3D 封装设备、低时延互连材料三大高景气赛道，相关产业链企业迎来增量空间。
3. 竞争逻辑变革：从 “制程竞赛” 到 “系统能力比拼”
未来半导体企业竞争核心，不再是先进制程节点争夺，而是器件 – 电路 – 芯片 – 系统全栈协同优化能力。能在成熟制程上通过架构创新、软硬件协同实现高性能的企业，将占据竞争主动。
行业展望：2031 年有望达 1.4 纳米等效密度
作为中国半导体产业首次提出的自主演进理论，韬定律标志着国产芯片从 “追赶” 向 “引领” 的关键跨越。业内预测，到 2031 年，基于韬定律的高端芯片晶体管密度将达到 1.4 纳米制程同等水平，为全球半导体产业提供可持续发展路径。
中国半导体行业协会专家表示：“韬定律并非否定摩尔定律，而是延续其技术红利，开辟‘几何缩微’之外的第二条增长曲线。在全球半导体格局重构背景下，韬定律将推动中国半导体产业构建自主可控的技术体系，重塑全球产业分工。”
随着产业链上下游逐步适配韬定律技术路线，一个以 “时间缩微” 为核心、系统创新为驱动的半导体新时代正加速到来。
