东京 —— 日立制作所（Hitachi）、英特尔日本子公司（Intel K.K.）、日本产业技术综合研究所（AIST，简称产综研）今日联合官宣三方深度研发合作项目，项目获日本新能源产业技术综合开发机构（NEDO）专项资助，将基于英特尔 18A（1.8nm）先进制程工艺，研发可工业化量产的硅基自旋量子芯片，打通从芯片设计、晶圆制造、低温封装、3D 高密度集成到量子云平台的全链条技术体系，加速容错量子计算机商业化落地。
本次合作是 Intel 18A 工艺落地量子计算赛道的首个大型外部产业项目，也是全球首个整合顶尖先进制程、重工企业工程化能力、国家级科研机构量子基础研发的硅量子联合攻关计划，项目周期持续至 2029 年 3 月，分阶段落地明确技术里程碑，目标 2030 财年搭建千比特级硅基量子计算硬件系统。
硅自旋量子比特成为规模化容错量子计算最优路线
当前行业共识表明，具备实用价值的容错量子计算机需百万级量子比特，超导、离子阱等路线难以复用现有成熟半导体产线，扩产成本极高；而硅自旋量子比特完美兼容现有硅基晶圆产线、EUV 光刻与先进封装工艺，依托 Intel 18A RibbonFET 晶体管、PowerVia 背面供电、3D 混合键合等核心技术，可大幅降低量子器件工艺变异、提升量子比特密度与运行能效，是唯一具备大规模工业化潜力的技术路线。
日立作为项目牵头方，拥有工业级算力、低温系统与整机集成工程经验；英特尔提供 18A 先进代工工艺、专属量子器件工艺设计套件（PDK）与全球晶圆制造能力；产综研依托旗下 G-QuAT 量子 AI 全球研发中心，负责量子器件基础特性测试、纠错算法验证与云端平台底层架构搭建，三方形成 “工艺 – 芯片 – 系统 – 云” 完整研发闭环。
四大核心研发方向，破解量子规模化核心瓶颈
三方明确四大协同研发赛道，直击硅量子芯片量产、扩容、低温运行三大行业痛点：
- 基于 Intel 18A 的量子芯片与专用 PDK 开发 日立主导 100 + 量子比特硅自旋处理器芯片设计，联合英特尔定制适配 18A 工艺的量子器件 PDK，统一晶圆设计规则，抑制量子比特器件间性能差异，解决实验室原型难以批量制造的核心难题，为标准化流片奠定基础。
- 低温低功耗封装与控制电路研发 联合开发适配稀释制冷机的专用集成电路封装方案，优化低温控制芯片，大幅缩减制冷舱内布线数量、降低热负荷，解决多比特系统低温布线拥堵、功耗过高的长期瓶颈。
- 3D 高密度异构集成技术工程化 落地 Intel 18A 配套 3D 混合键合、TSV 硅通孔技术，实现量子核心芯片与经典控制芯片垂直堆叠集成，突破单芯片比特数量上限，支撑 1000 比特级整机系统搭建。
- 硅量子开放云计算平台搭建 产综研提供量子算法与测试验证底座，日立搭建商用云端服务，计划 2027 财年上线远程量子硬件云服务，向全球科研、化工、金融、材料企业开放硅量子算力，降低行业使用门槛。
分阶段推进实用化量子计算机
项目设置三级量化研发目标，稳步推进技术迭代：
- 2027 财年：推出 100 比特硅量子芯片流片样品，上线初代量子云测试平台；
- 2028 财年：完成带量子纠错功能的 100 比特原型机验证，攻克基础容错技术；
- 2030 财年：实现 1000 量子比特 3D 集成整机系统，建成可对外提供工业算力的硅量子硬件制造生态。
本次三方合作彻底打通先进半导体工艺与量子计算的技术壁垒，构建全球首个标准化硅量子芯片制造体系：一方面复用现有 18A 高端晶圆产线，大幅降低量子计算机研发制造成本；另一方面输出可开放商用的量子 PDK、3D 集成方案与云算力平台，推动量子计算从实验室走向工业级规模化应用，为全球容错量子计算机发展提供可复制的硅基量产路径。
