英特尔发布 XBM 全新内存专利，双线技术剑指 HBM，重构 AI 高带宽存储格局

XBM（Cross-Batch Memory，跨批次超高带宽内存）完整专利文件（专利公开号 US20260191095A1，2024 年底提交、2026 年 7 月 2 日全球公示），叠加此前与软银 SAIMEMORY 联合研发的 ZAM（Z-Angle Memory）技术双线布局，正式向当前 AI 算力核心标准 HBM 发起全方位技术挑战，试图打破三星、SK 海力士、美光主导的 HBM 市场垄断，解决行业长期存在的成本、功耗、堆叠扩容三大痛点。

当前 HBM 已成为大模型训练、AI 超算的刚需内存方案，但产业瓶颈持续凸显：传统 HBM 依赖昂贵硅中介层、超宽并行引脚接口，TSV 通孔占用大量芯片面积，多层堆叠后布线复杂、良率下滑、单位带宽成本居高不下，持续制约 AI 服务器规模化落地，“内存墙” 瓶颈日益突出。针对行业痛点，英特尔 XBM 采用完全差异化底层架构，从封装、存储单元、互连标准三层实现革新。

技术核心突破方面，XBM 摒弃 HBM 传统并行总线，全面采用32GT/s UCIe 通用芯粒高速串行互连，天然适配芯粒异构集成生态，彻底省去高成本硅中介层，大幅降低 2.5D 先进封装投入；存储单元采用 BEOL 后端集成 1T1C 薄膜晶体管 DRAM，将晶体管制作于金属互连层，显著提升裸片面积利用率，单颗存储裸片容量覆盖 0.5GB–5GB，最高支持 16 层堆叠，单堆栈带宽对标甚至超越 HBM4 标准。

可靠性设计上，XBM 基础裸片集成 BISR 内置自修复架构与冗余数据通道，可在封装后自动修复晶圆微缺陷，有效提升多层堆叠良率；同时兼容 MoP 等多类先进封装方案，在同等封装尺寸下实现更高存储密度，适配数据中心 AI 加速卡、边缘大模型算力、高性能超算多元场景。

除全新 XBM 专利方案外，英特尔同步推进 ZAM 双线技术路线形成互补：ZAM 采用 Z 字形对角线层间互连、铜铜混合键合 9 层堆叠架构，实验室原型数据显示带宽可达 HBM4 两倍，整体功耗降低 40%–50%，侧重极致高性能低功耗高端算力场景；XBM 主打低成本、易量产、标准化芯粒互联，面向大规模量产通用 AI 服务器市场，两套技术形成高低搭配，完整覆盖高带宽内存需求区间。

产业层面，英特尔曾在上世纪 70 年代实现全球首款商用 DRAM 量产，拥有深厚存储底层技术积累，退出通用 DRAM 市场四十余年后，依托先进封装、UCIe 互联、后端薄膜工艺重回高带宽存储赛道。业内分析指出，XBM+ZAM 双线方案跳出 HBM 迭代升级路线，属于底层架构级颠覆，一旦 2028–2030 年实现商业化落地，将直接分流 HBM 市场需求，改变全球 AI 存储供应链单一依赖格局，为算力厂商提供自主可控的高带宽内存替代方案。

英特尔技术研发团队表示，XBM 将开放架构标准推进产业链协同，联合晶圆、封装、算力厂商共建全新高带宽内存生态，缓解当下 HBM 供货紧张、价格高位运行行业现状，为下一代千亿参数大模型、具身智能、云端推理算力降本增效提供底层存储支撑。